数字逻辑电路问题

主从JK触发器，QM指的是主触发器输出，主触发器在clk为1期间，波形变化相当于与SR锁存器一致;输出Q的波形这样看，（1）初态为0，在clk为1期间，若出现过J=1的信号，则次态为1，没有出现，则次态为0；（2）初态为1，在clk为1期间，若出现过K=1的信号，则次态为0，没有出现，次态为1 我说的看法是在下降沿处往前看半个clk周期

一、

1、（132）10 =（10000100）2=（84）16

2、（-1000）2 =（11000）原码=（11000）补码

3、（1098）10 =（0001 0000 10011000）2421BCD

4、四位二进制数1010的典型二进制格林码为（1111）

二、

[x/2]补=（个人觉得有问题）

[－x]补=00101011

五、

f4=x4

f3=x4⊕x3

f2=x4⊕x3⊕x2

f1=x4⊕x3⊕x2⊕x1

与模拟电路相比，数字电路具有的特点如下：

1、电路结构简单、容易制造、便于集成和系列化生产、成本低廉、使用方便。

2、由数字电路组成的数字系统、工作准确可靠、精度高。

3、不仅能完成数值运算，还可以进行逻辑运算和判断，在控制系统中这是不可缺少的，因此数字电路又可称作数字逻辑电路。使它在通信、自动控制、测量仪器及计算机等各个科学领城内得到广泛的应用。

数字电路是由许多的逻辑门]组成的复杂电路，与模拟电路相比，它主要进行数字信号的处理,因此抗干扰能力较强。由于具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。-个数字系统一般由控制部件和运算部件组成，在时脉的驱动下，控制部件控制运算部件完成所要执行的动作。通过模拟数字转换器、数字模拟转换器，数字电路可以和模拟电路互相连接。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

1 一个8选一数据选择器的数据输入端有（D）个

A 1

B 2

C 3

D 8 数据端有8个，地址端3个，数据输出1个

2 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中

A 1

B 2

C 4

D 8 每个脉冲移入1位

3 下列触发器中，没有约束条件的是（D）

A 基本RS触发器 只要是RS触发器，都有约束条件：不得出现R=S=1的情况

B 主从RS触发器

C 同步RS触发器

D 边沿D触发器

4 与十进制数（535）10等值的数或代码为(A)

A (0101 00110101)8421BCD

B (368)16 --- 545

C (1001011)2 -----375

D (657)8 -------53875

5 一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个

A 1

B 2

C 4 2^4 = 16

D 16

6 边沿式D触发器是一种（C）稳态电路

A 无

B 单

C 双

D 多

7 在何种输入情况下，“与非”运算的结果是逻辑0(D)

A 全部输入是0

B 任一输入是0

C 仅一输入是0

D 全部输入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0

8 与八进制数(473)8等值的数为(A)

A (100111011)2 3位2进制对应1为8进制

B (278)16

C (273)16

D (10011111)2

9 以下表达式中符合逻辑运算法则的是(D)

A C·C=C2

B 1+1=10

C 0<1

D A+1=1

10 为实现将JK触发器转换为D触发器，应使（ A ）

A J=D,K=/D

B K=D,J=/D

C J=K=D

D J=K=/D

11 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位

A 5

B 6 2^6 = 64 > 50

C 10

D 50

12 对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）

A 0

B 1

C Q

D /Q

13 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ B ）

A J=K=1

B J=1,K=0

C J=K=/Q或B

D J=K=0

14 把一个5进制计数器与一个10进制计数器串联可得到（ D ）进制计数器

A 4

B 5

C 9

D 20 新计数器的模是10的整倍数

15 以下代码中为无权码的为( C )

A 8421BCD码

B 5421BCD码

C 余三码

D 2421码

16 描述触发器的逻辑功能的方法不包括（ B ）

A 状态转表

B 特性方程

C 状态转换图

D 状态方程

17 在下列触发器中，有约束条件的是（ C ）

A 主从JK F/F

B 主从D F/F

C 同步RS F/F

D 边沿D F/F

18 同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。

A 工作速度高

B 触发器利用率高

C 电路简单

D 不受时钟CP控制

19 N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器

A N

B 2N

C N的平方

D 2的N次方

20 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（D）

A 0 保持

B 1 翻转

C Q 保持

D /Q或1 翻转，选这个是因为答案比较全

21 以下代码中为恒权码的为( B )

A 循环码

B 5421BCD码

C 余三码

D 格雷码

22 下列触发器中，有空翻现象的有（ D ）

A 边沿D触发器

B 主从RS触发器

C 同步RS触发器

D 主从JK触发器

23 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（B）

A J=K=1

B J=Q,K=/Q 当Qn=0，J=0，K=1，输出0；当Qn=1，J=1，K=0，输出1

C J=/Q ,K=Q

D J=Q,K=1

24 N个触发器可以构成能寄存（B）位二进制数码的寄存器

A N-1

B N

C N+1

D 2N

25 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（A）

A 0或/Q

B 1

C Q

D /Q

26 一位十六进制数可以用( C )位二进制数来表示

A 1

B 2

C 4

D 16

27 下列逻辑电路中为时序逻辑电路的是（C）

A 变量译码器

B 加法器

C 数码寄存器

D 数据选择器

28 卡诺图上变量的取值顺序是采用( B )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

A 二进制码

B 循环码

C ASCII码

D 十进制码

29 A+BC= ( C )

A A+B

B A+C

C （A+B）（A+C）

D B+C

30 对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能

A RS

B D

C T

D T'问题补充：

31 程序控制中,常用下列哪种电路作定时器（ B ）

A 比较器

B 计数器

C 译码器

D 编码器

32 存储8位二进制信息要（ D ）个触发器

A 2

B 3

C 4

D 8

33 常用的BCD码有( C )

A 奇偶校验码

B 格雷码

C 8421码

D 汉明码

34 以下电路中，加以适当辅助门电路，（ B ）适于实现单输出组合逻辑电路

A 奇偶校验器

B 数据选择器

C 数值比较器

D 七段显示译码器

35 在一个8位的存储单元中，能够存储的最大无符号整数是( D )

A （256）10

B （127）10

C （FE）16

D （255）10

36 在何种输入情况下，“或非”运算的结果是逻辑1( A )

A 全部输入是0

B 全部输入是1

C 任一输入为0，其他输入为1

D 任一输入为1

37 同步时序电路和异步时序电路比较，其差异在于后者（ B ）

A 没有触发器

B 没有统一的时钟脉冲控制

C 没有稳定状态

D 输出只与内部状态有关

38 在下列逻辑电路中，不是组合逻辑电路的有（ D ）

A 译码器

B 编码器

C 全加器

D 寄存器

39 当逻辑函数有n个变量时，共有( D )个变量取值组合？

A n

B 2n

C n的平方

D 2的n次方

总算做完了，采纳的话，记得加分啊，哈哈

如果从理论上分析，空置端相当于输入0,。但在实际电路中就不一定，由于每个厂家的芯片有所不同，如果内置了上拉电阻，空置的时候为1，如果没有上拉电阻，只有下拉电阻则空置为0。也可以外接上拉电阻和下拉电阻。

由于二进制数中的0和1与开关电路中的两个状态对应,因此,二进制数在数字电路中应用十分广泛二进制只有0和1两个数码,可分别表示数字信号的高电平和低电平,使得数字电路结构简单,抗干扰能力强,便于集成化,通用性强