数字逻辑电路问题
主从JK触发器,QM指的是主触发器输出,主触发器在clk为1期间,波形变化相当于与SR锁存器一致;输出Q的波形这样看,(1)初态为0,在clk为1期间,若出现过J=1的信号,则次态为1,没有出现,则次态为0;(2)初态为1,在clk为1期间
主从JK触发器,QM指的是主触发器输出,主触发器在clk为1期间,波形变化相当于与SR锁存器一致;输出Q的波形这样看,(1)初态为0,在clk为1期间,若出现过J=1的信号,则次态为1,没有出现,则次态为0;(2)初态为1,在clk为1期间